## PATENT ABSTRACTS OF JAPAN

09/830361

(11) Publication number :

07-263619

(43) Date of publication of application: 13.10.1995

(51) Int CL.

H01L 25/04 H01L 25/18

(21) Application number : 06-046615

046615 (71) Applicant : TOSHIBA CORP

(22) Date of filing : 17.03.1994


(72) Inventor : ITO KENJI

(54) SEMICONDUCTOR DEVICE

(57) Abstract

PURPOSE: To cut down the wiring length from a power supply layer and a grounding layer to a chip capacitor for effectively abating the switching noise by a method wherein the chip capacitor is buriedstructured in a base substrate to be connected between a power supply layer and a grounding layer provided in a base substrate or thin film multilayer wiring part.

CONSTITUTION: A cavity 4 is formed on the surface of a base substrate 1 so as to contain a chip capacitor 5. Next. a terminal pad 6a and another terminal pad 6b are formed on the bottom part of the cavity 4 so as to respectively connect to the first and second terminal electrodes 7a and 7b. The terminal electrodes 7a, 7b are connected to terminal pads 6a. 6b by a wax material etc. In such a constitution, the chip capacitor 5 is almost directly connected to a grounding layer 2a and a power supply layer 2b so that the inductance of wiring may be reduced simultaneously giving notable effect on the noise abatement.



#### LEGAL STATUS

[Date of request for examination]

23. 02. 2000

[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C): 1998, 2000 Japanese Patent Office

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 25/04 25/18

HO 1 L 25/04

 $\mathbf{Z}$ 

(21)出願番号

特願平6-46615

(22)出顧日

平成6年(1994)3月17日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

審査請求 未請求 請求項の数5 〇L (全 7 頁)

(72)発明者 伊藤 健志

神奈川県川崎市幸区堀川町580番1号 株


式会社東芝半導体システム技術センター内

(74)代理人 弁理士 則近 憲佑

## (54) 【発明の名称】 半導体装置

### 母[【要約】

【構成】 バース基板に薄膜多層面線部を設け、イルトに半導体表子を搭載接続したマルチチックモジュールル の半導体装置において、チックキーバンタをデース基板 に埋め込み、その上に薄膜多層配線部を形成し、このチップキャパシタをバース基板もしては薄膜多層配線部に 設けられた電源層を接地層に開ぶ返過する



### 【特許請求乃範囲】

【請求項1】 少なくとも内部につ層導体層が1層有と るペース基板と、

1

前部ペース基板の1主面に設けられた関部と、

この制部に取納されたチャフキャバンタモ、

ことすってキャハンタを含めた前記ペース基板の1 主面 上に、薄膜導体層と絶縁層とを支充に積層して形成した 薄膜多層配導部と、

前記ペース基板の内部も「Cは前記薄膜多層配線部の内 部に設けられた電源層と、

前記 デース基板の内部ましては南記薄膜多層配線部の内 部に続けられた接地層で、

前記接地層と前記サーマモンへ。2つ第1の端子電極と を接続する配線と、

単記道原智士的記手ャでキャベンタの第2の端子電極と を接続する削減と、

前記薄膜多層配線部に接続される半導体素子とを具備することを特徴とする半導体装置

【請求項3】 可記電源層、配記按照層外的記薄膜多層 翻譯注中時記憶就計入記で、行一戶分類數と中差請求項 「記載と主要任装置

【請求項4】 前記チャイキャル。2が積層型サラミックボックギャルンタであることを特徴とする請求項1記載の平原保度置

【請求項5】 前記簿牌多層新選ぶの選購尊体層が緩を 主体とした要体で形成されており、絶縁層がホリイミト で形成されていることが特徴とよる請求項1記載り半撃 30 体要置

【轮明片註離な説明】

### [00001]

【産業上の利用分野】本室明は、薄膜多層配線部を有上 そ多層基板を使用したマルチチーフキジュール型の半弯 体装置に関し、特にチップトラバンタを多層基板に内臓 した主導体装置に関する

#### [0002]

 多層配線基板を用いるMCM Dに分類できるが電気特性、配線密度などの観点がらMCM D 2014目されている

【0003】MCM Dの場合、薄膜配線を形成すると がには上台となるペース基板が必要になり、ペース基板 としてはシリコンウェル、アルミーウムなどの金属板、 アエミナ、窒化アルミニウムなどのセラミック基板が用 いられている。セラミック基板を用いた場合には、ペース基板的部に配線を形成でき、しつもペース基板がパッ 10 ケーシを無ねることができるため実装密度が向上できる。このものこのタイプはMCM D/Cと呼ばれ注目 されている。特にボリイミド等の低級電空り樹脂を絶縁 層上した薄膜多層配線は高速性能に優れているので、高 連動作のMCMではMCM DとMCM・D/Cが主流 となってきている。

VSSN on a Left of adaptidate

で表される。ここで、n + パップと板、Left + 電原主 たほ核地の実効インダクタンス、d + //d + 中電流変化 重である。

【0005】 プラト基板にハッケーシ品を実施した通常のエジュールに比較して、MCMではトータルの配線容量が小さいので、電流駆動能力の小さいバッファを用いてシステムを構築できる。僅ってオイブオルの小さなバッファを選択することができるため同時ステーチンケノイスの影響が比較的小さい。しかにながら、MCMを採用する用途上しては、従来のホート実表技術では実現関難な領域、何えばクロック層波数 100MH 2以上のものが対象となる。め、同時ステーチンクテスニの対策が必要となる。

19 【0006】 同時スイッチングスイン対策できて、デカースリングのエルングの設置、実効インダウタにスしばした成果。同時、スインボングまだ。ここでは五夜が電いスコディー、一般に、コースコデーの最初に対しており、現代では、大学の支護により、中でも、大学の大きにより、電影会長地、中部に参与変数を押さえています。電影会長地、中部に参与変数を押さえています。電影会長地、中部に参与変数を押さえています。電影会長は、中部に参与変数を押さえています。では、大学の関係など、オーダスイン域のたって、データを研究して、

の方法が行われている。一つはセラミックのキャバシタ をMCM基板の表面(薄膜多層配線部の表面。または実 面(ペース基板の裏面)に表面実表する方法であり、他 の一つはMCM基板内部にデカッフリングキャバシタを 形成する方法である。前者において基板表面に搭載した 場合は、デカッフリングキャバシタの分だけ面積を写存 するため、デカッフリングキャバシタを搭載すればする ほど基板サイズが大きくなるという問題を生じる。また、一般的にチップキャバシタはしSIサーフと比較し で厚いためセジューの厚さが厚くなるという問題も生しる。

【0008】チップキャハシタをMCM基板裏面(ペース基板裏面)に設置する場合には、同じくMCM基板裏面に配設される放熱でマン(高速動作するMCMは発熱も多大となるため放然でマンが必須となる。 を過せるために、LSI近傍には設置できない。そのためデカップリンクキャバシタまでの電源または接地のインダクタンスが大きくなり、同時メイッチングノイズ低減効果が減少する。また、MCM基板裏面へのチップキャバシタを装め工程が増加するとともに、チャプキャバンタと放為。207インの接続材料に温度差をつける必要のかる等工程が規能となる。

【0009】MCM基板内部にアカープリングもそれをタを形成する例としては、センミュウムース基度製造の際キャッシタを制時に形成する方法があるか。コストの増加を招くうえ、誘電体及送電板の材料の制限により高容量のアカップリングトヤバシタを実現できず、個別に製作してナンプキャバシタを併用しなければならないという問題があった。

## [0010]

【発明が解決しようしまる課題】 本発明はこれような問題に鑑為てなされたもので、その目的とするところは、安価なキャバシタを最も効率の良い態様で実装し、基板サイズを増加させることなく同時スイッチングノイズを低減できるMCM型の生育体装置を提供することにある。

#### [0011]

【課題を解決するための手段】上記目的を達成するために、本意明の事所体界置では、かなりとも内部に内層的体層を上層有するペース基板と、別述しかって基板と1上記に設けられた何間に、この内には設けられたのである。このために対するとは、10元の方面の対象に対して、対策多句配線部の内部に設けられた遺跡署位、和記径、区基板の印部をしては固定体験多句配線部と、前記接地層で可定をデスを対し、可能に設けられたに関係し、前記接地層で可定をデスを対から、ター第上が一子電機と全様と生まれた。可能に定りである。

素子とを具備することを特徴としている。

【0012】前記電源層と前記接地層はペース基板以内部に設けられていてもよく、薄膜多層配線部の内部に設けられていてもよい。ものいは一方がペース基板内部に、他力が運搬多層配線部内部に設けられていても1。、

【0013】またチップキャパシタは積層型のセラミックチャロキャパシタを使用し、薄膜多層配線部は網を主体とした専体層と、ホリイミドの絶縁層を変互に積層して形成している。

## [0011]

【作用】チップキャパシタをベース基板に埋め込む構造 としたため、その上に薄膜多層配線部を形成することが できる。そしてこのチップキャパシタをベース基板とし くは薄膜多層配線部に設けられた電源層と接地層の間に 接続しているので、電源層および接地層からチップキャ パシタまでの配線長を短くすることができる。従って配 線のインタクタンスを低減できるため、同時スイッチン グライスを効果的に減少することが可能となる。

【0015】また他の部品、例えばしち1チック等に搭載位置の直下にも、チックキャパシタを配置できるため、MCM基板のサイスを減少することが可能となるまたチャクキャパシタをベース基板に内蔵する形になるので、MCMとしての厚さを減少することもできる。

【0016】サップキャパンタとして個別に製作された 積層型のサッミックチップキャパシタを使用するかで、 小型で充分で容量が得られるの姿価である。また薄膜多 層配達部は誘電率の低いポリイミドを絶縁層とし、専作 抵抗し低い弱を尊体層に用いているので配線容量を低く つ。することができ、同時スイッチングライスを軽減するこ とができる。

#### [0017]

【実施例】以下、図面に基づいて本発明の実施例を詳細に説明する。図1、図2は本発明の第1の実施例に係わるMCMを示したもので、図1は一部時面図、図2は模式的な空面図である。図2のA・A線での断面図の内、左3分の2を示したものが図1に相当する。図において1に一つス基板で、アルミナ(A1:〇))や空化デルミニアンコA1Nにを絶縁材料とする環境域のサンドナク多同基度を用いている。即ちゃ、ス基板1には内層配準にデアングステン等を摩休材料とする機関署とは空間を回り、更に外部接続端子17に接続する実施器とは、変元によった。アナルに、四曲が三に3をニーニース基板1つ表面に導出されている。かお層数にこれに限られるもとではなく、複数の技術層、電機列につをCでも良い

a、第2の端子電極でもを接続するための端子ハッド6 もが形設されている。前記チッツキャハンタ5の端子電 極でa、でもは高ら材(区示せず)等により端子の以 6 a、6 bに接続されている。ベース基板1の表面とチップヤヤハンタ5の表面には段重があり、関部4とチップキャハンタ5の表面には段重があるかで、薄膜多層 配線部の絶縁層と同等の樹脂で充填し表面を平坦化してある。

【0019】この様に形成されたパース基板1の表面に 薄膜多層配線部10分形成されている。脚もペース基板。 1の表面に導出された前記サイビルーよ3、適出面には Cuを主体とした薄膜第1導体層により電極ハッド11 a が形成され、薄膜多層配像部10と心接続部となる。上 の上にホリイミド等の薄膜絶縁層12aを塗布し、さら に売り上に信号層となる第2薄膜導作署116、第2薄 膜絶縁層126、他の信号層となる第3薄膜専体層11 で、第3薄膜絶縁署12でを順次積層し、最上層には半 導体表子11を搭載接続するためのダイバッド13a、 ボンディングハッド136を形成し、所望の尊体層間を ヴィアホール16で接続することにより薄膜多層配線部 1.0 分形広されている。前記半導体素子1.1;1導電準樹 脂(図示生す)等で確認ダイベッド13aに搭載され、 ボンティングロイヤイち さボンディングパンドイ36に 接続されている。会お前記薄膜多層配線部の層数は上部 に限されるようがはないことはいるまでもない。

【0020】上記構成のMCMの各構或部分に次のようにして製造と得る。先手ペース基板工はアエモリコAI。O)で変化アルモ・ウム(AIN)を主体係とするグリーンシートで持する水壌成シートを再定の可決に切断する。次に中子でホール相関自部や子の動間自然をパンゴンタ。間コモ、ウィアホールにはタンクステンペースト等を主動する。次に導体パターンをケングステンペースト等をスクリー:印刷することにより形成する。この様に加しされたグリーンシートを可要と枚数積層し、同時焼成エイニーにより一体化された多層に一一ス基板が得られる。

【0.0.2.3】図3.(c) は接地層を示しており、グリーンシート2.1cにはヴィアボール2.3cが等着されており、タングステンペーストが充填されている。更に面は、の接地層2.6かヴィアホーエ2.3cの場じを避けて、同じくタングステンペーストが印刷で形成されている。

6

【0024】図3(d)は最下層の電源層を示したもので、グリーンシート21dに面状の導体層27がタングステンパーストの印刷で形成されている。上記の4校のクリーンシートを図が順番で積層・毎年1、1500~1690 Cの環元雰囲気炉で模成することにより図1に使簡配名で示す様なパース基板が完成する。これは対1におけるパース基板が完成する。これは対1におけるパース基板1に相当する。なおチップキーバシタ「母を続きれる端子バッド24にはろう付けのために下上がの来等を施しておく

【0025】次に囲部4に搭載するモックキャバシタ5 (1、容量として1000pF~10,000pF程度が必要で、個別が 小型チップキャバシタとしては、チタン酸バリウム等が 誘電体とする積層型セラミックチップしゃパシタが好適 である。本実施例では $1.0 \pm 0.5 \pm 0.5 \ \mathrm{mm}$ ごせ イズム するを使用した。セラミックチャフミギバシタの ジャス 基板への取付力には、後述する薄膜多層循環部の形成時 v-処理温度に耐えられるもとでなく。(14なこない。例え は絶縁層12にボリイミトを用いた場合には、モンマ温 度等100℃に達するため組合う付け等が好達である。 通常セラミックサップキャパシタの外温電輸は12円1~ ストが塗布され焼成されているが、更は銀わり等をお - 計しておき、インス基板の囲部に載置し銀名と等かで アローすることにより接続しらる。絶縁層120ヵ人は シ系の場合には200C以下の低温でもュアするためパ シタによる接続よ可能とかる

【0026】またチャフキャパシタミを判部すて搭載した直後には、ペース基板1つ表面とサップキャパシタもの表面には段準があるので、このままでは次の薄膜工程を行うことができない。そこで四部1の空隔部を図らに関血的に示すように、充垣樹脂31に1り埋め込み、ペース基板1の表面を平坦化する必要がある。充垣樹脂31としては薄膜多層配線部10の絶縁層12a空間。ウチウ、例えばボリイミド「あってもよく、異なる樹脂であってもよい。喧嚣性を利するボリイミドに代きて吸湿をしてもよい。喧嚣性を利するボリイミドに代きて吸湿が、でもよい。喧嚣性を利するボリイミドに代きて吸湿が、変してもよい。喧嚣性を利するボリイミドに代きて吸湿が、変してもよい。喧嚣性を利けるボリイミドに代きて吸湿が、変してもよい。喧嚣性を利けるボリイミ・原温性を利力に、充填樹脂に1を形でしたが、単て長期保存が可能となる。

【10027】地に薄膜多層影響器の形態力法に、いる データ、区上、計画にあり、おのは、mates の 基取の引無には ディアナールにより様にされた電影をおよい接触物 シタクト部が形成されている。ことランタクを原はた でイックの種で編集によりま構像が「十分なって、海 原画路を接続するためには電極ペット12㎡を通過運動 である。立一で創述し、本基板で、表面を通過運動 生力的短難を短、前記にでは充地にた近時間はよ と前の理理を超、前記にでは充地にた近時間はよ と前の理理を超し、前記にでは充地にため

【0028】次に蒸着やスパック。によりパリメタル/Cu/パリアメタルの第1導体層をバース基板全面に形成する。フサトンジストをスピンコート、露元、現像し、所定の必要パターン以外の部分をエッチンが除去することにより電極パッド12aを形設する。なおパリアメタルはCu z ホリイミドの接着力向上と、Cu ジネリイミド前駆体であるリニスに侵されることを助出するために使用されるもので、企や行か使用される。

【0029】次に感光性ホリイミドをスピンコート等により塗布し、基板全面に平坦なホリイミド電を形成する。その後露光現像することによりウィアホー・16用の開口部を開け、キュアすることにより第1絶縁層12aを形成する。

【0030】その後国様な工程な工程を挙り設定したにより、第2尊体層11b、第2絶縁層12b、第3尊体層11c、第3絶縁層12c、フィアルール16が形成される。最上層にはダイバッド13a、ボンディングバッド13b等の半導体素予取付用の電極を形成する。平導体素子14は図示しない導電性ペースト等で前記タイパッド13aに搭載され、ホンディングフィヤ15を全してボンディングバット13bに接続される。平均体表子の取付はTAB(Tape Automated Finding)方式であるでもよいことはいりまでもない。

【0031】また上記害施何では空部11つを地極端31 よる充地を、電極ペット12aの形成前に手が行って、 るが、第1維練層12aで形成と同時に行って主意い 思わ難様ペット12aを形成後、充地樹脂31を回ば1 に充填・仮きってし、その上に第1絶縁第12aを形立 して平坦化処理をしてもよい。たり上電像ペット12a の形成時には、四部4をマスキンでする等力者電が言葉。の第2の端 である。

【0032】またパース基板1の層構成に同す6に示す様に、チップキャパシタ取付用の端子パッド6亩、6 bを接地響2亩上河一面に設け、層を1層減シキサルに当まできる。赤出配線2でを接地層2亩に同居させんため、接地層の設計上若干の制約が加わるが、ペース基板小鉄価格化に効果がある。

【0033】以上説明した様にも実見例では、チャッキャハシタ5をデース基板1に内蔵した人技地層により追遊響25にはは真結させているカー、配線とイータッタースが減少し、回時スイーサンカーとス減少に使め、たっつ効果シガセス

【900年】中の本権地での2年以外では、アンタルで記明ます。そのは第2年実施行、在まれMCMのでは 地面図である。本実施例では、各株、11には接地ので 電集層は自集されております。著標多を配達部を1つとして 基板 11日に形設された外部は、2年を12日の場合は で対理を2年のの1個で、チャイン・ハンタまでから点 で担づます。形設されている。、2-11、20では、 フィスト タイプは英雄多元との記りませてあった。 53 b と電源層 53 c と接続される構成となっており、 チップキャパシタ 15は絶縁性の接着剤 16、例えばボ サイミト樹脂に刊部 1 1 年底面に接着される。含らに四 部 1 4 の空隔記をボリイミト等の充地樹脂 4 7 で充地と た後、前記チップキャパシタ 4 5 の端子電極 1 8 a、 4 8 b との接続用の発孔をフォトニッチング等により行う。その後第 1 の実施例と同様に薄膜多層配導部の形成 を行う

8

【0035】即ちべ、ス基板 1 Lの表面に前た埋を施し、蒸着やスパッタにてCuを主体とした第1 単体層を形成し、パター・ングすることにより電極パット53 a、外部接続端子52、端子電極 4 8 と接続ウィア62を介して接続する切き出し線53 a 1 等を形設する。次にホリイミドの第1 絶縁層5 Laをスピンコート等により途布し、引き出し線53 a 1 小の接続ヴィア55、56、その他のヴィアホール57のための開口をフェトエッチング等により形成する。

【0036】さらに第2尊体層(接地層)536を上記 上間様なり出て形成・パターエングし、同時に接続ウィ で55、56、その他のヴィアホール57を形成する。 これにより第2尊体層536とチップキーパ、タイ5の 第1の端子電極 18 a との接続が接続ヴィア55を介し に形成される。

【0037】その上にホリイミドの第2絶縁弱5.1 b を形成し、接続でイア5.6に連接する接続ヴィア 5.6ととその他のヴィアドーサ5.7のための開けを行っ、その上に第3尊体層。電源層に5.3 c を形成し、同時に接続ヴィア5.6年を形成することによりチャンキャッシタ.1.5 の第2の端子電極1.8 b と第3尊体層5.3 c この接続が形成される

【0038】12下第3絶縁層54c、第1項は層(信号層・53d、第4絶縁層54d、第5導体層 (信号層・53c、第5絶縁層54cを同様な方法で順次債層し、最上層にダイバード58、ボンディングバード59等を形設する。ダイバッド58には半導体素子60分搭載され、ボンティングワイヤ61を介してボンディングバッド59に接続されている。

【0039】、り様な構成をとると、チャワキャパシタ」15は接地層の3.bと電源層5.3 cに短距離。接続され
1) そりで、作课中イングクタンスが減少計画時(イーモンディイズ)域で「可能になる」更にコース基の1.1には定準層、接進層を内蔵していれて、ハッケート領度を指示されていた。一、条列のM上井市にMCM全体に「一等型化できる。ない規則所にあるb)、電源層の3.3 で、信号をデーラのはなり、原文を入れ換えてままい。

【リウイセ】。元本を唐、実施例を採明した。 大竜明 に上記的です。長されてもつてはなく、種々一支地が可 までとる。このよ節節をよって又基形に均蔵。 接地署 を薄膜多層配線部に内蔵して、チップキャパシタをこの 電源層、接地層に接続するようにしてもよい。要は、シース基板の開発に収納されたチップキャパシタを直近に配 置された接地層、電源層に接続すればよいのできる。またパース基板はすうミックに代えてカラスエルキシ等の 樹脂基板を用いてもよい。

### [0011]

【発明の効果】・ファキャバシタをバース基板に埋め込み、その上に薄膜多層配線部を形成し、このチャフキャバシタをベース基板もしては薄膜多層配線部に設けられた電源層と接地層や関心接続しているので、電源層のよび接地層がもチャフキャバンタまでの配線長を短くすることができる。従って基限リインタクタンスを仮訳できるため、同時スイッナングノイスを効果的に減少することが可能となる。

【0042】また半導体者子等の搭載位置の直下にも、 チップキャパシタを配置できるため、MCM基板のサイ ※を減少することが可能となる。またチップキャパシタ をパース基板に内蔵する形になるので、MCMとして小 厚きを減少することをできる。 チップキャパシターに で関別に関係された遺習型とフミックチップキャパシタ 全使用すること、小型でを分位容量が得られるいつ安価である。

【0043】ふりイミドを絶縁層、他を導体層とした海 簡多層配線にを使用すれば、配線容量が小さくだるっ で、同時スイッチングノイスと影響をさらに低減せるこ とができる。

# 【图前の簡単な説明】

【[41] | 本売明の第1 つ実施包に係わる半導体装置の - 部所面図

【[著2】 4 売明の第1 つ 封慰例に係わる半導体装置の平 商[4]

【図3】 本発明の第1万実施例に係わるペース基板の積

層前の構成を示す野面図

【図4】本発明の第1の実施例に係わるペース基度の積 層後の状態を示り[87]試

10

【図5】本発明の第1つよ腕例に係わるペース基板にキップキャペシタを取得す、充填樹脂で充填し合状態を示す助面区

【図6】本発明の第1の実施例に係わるペース基板の変 形例を示す原面図

【図7】本発明小第2つ実施例に係わる予専体装置の一 ) 部断面図。

## 【符号の説明】

1 … バース基板

2 a … 接地層

2 b … 電源層

2 c ··· 引出配限

3 … ヴィアボール

4 … 四部 (キャピケイ)

17701 1771 27 1

5 … サッパキャパング

6 a 、6 b … 端子本ット

9 - 7 a 、 7 b - … - 端子電艇

10 一 海聯多層觀線部

||土|| a || … ||電像ペット (第1項体質)

116 … 第2項你阿

1.1 c ... 363 934349

12a · 第1連续層

125 -- 第日絶縁層

120 - 第四绝线管

13 a ... 4 + 15 + 16


13b -- ポンディングバッド

30 14 … 中央体基子


15 … ボンディングサイヤ

コラー … 外直接線陽子

[[2] ]



[[4]3]



[[3]2]

